绪论 1__eol__第1章 NI Multisim 14.0基本应用 4__eol__1.1 NI Multisim 14.0 简介 4__eol__1.1.1 Multisim的发展 4__eol__1.1.2 NI Multisim 14.0新特性 5__eol__1.1.3 NI Multisim 14.0编译环境 6__eol__1.2 虚拟仪器仪表的使用 15__eol__1.2.1 常用虚拟仿真仪器的使用 16__eol__1.2.2 模拟电子电路中常用虚拟仪器的__eol__ 使用 20__eol__1.2.3 数字逻辑电路中常用虚拟仪器的__eol__ 使用 24__eol__1.2.4 通信电子电路中常用虚拟仪器的__eol__ 使用 29__eol__1.2.5 安捷伦和泰克仿真仪器的使用 31__eol__1.3 仿真分析方法 34__eol__1.3.1 基本分析方法 35__eol__1.3.2 进阶分析方法 41__eol__1.3.3 高级分析方法 50__eol__1.3.4 组合分析 56__eol__第2章 常用模拟电路Multisim设计与__eol__ 仿真 58__eol__2.1 单级放大电路设计与仿真 58__eol__2.2 差分放大电路设计与仿真 69__eol__2.3 负反馈放大电路设计与仿真 76__eol__2.4 阶梯波发生器设计与仿真 82__eol__第3章 Cadence/OrCAD PSpice 17.4__eol__ 基本应用 91__eol__3.1 Cadence/OrCAD PSpice 17.4简介 91__eol__3.1.1 PSpice起源 91__eol__3.1.2 PSpice的特点 92__eol__3.1.3 Cadence/OrCAD PSpice组件 93__eol__3.1.4 PSpice 17.4新增功能 95__eol__3.2 PSpice 17.4工作流程 100__eol__3.3 PSpice A/D的分析方法 105__eol__3.3.1 直流工作点分析 105__eol__3.3.2 直流扫描分析 109__eol__3.3.3 瞬态分析 111__eol__3.3.4 交流扫描分析 115__eol__3.3.5 参数扫描分析 120__eol__3.3.6 温度分析 126__eol__3.3.7 蒙特卡罗分析 127__eol__3.3.8 最坏情况分析 132__eol__第4章 模拟系统PSpice设计与仿真 137__eol__4.1 音频放大器设计 137__eol__4.2 数字温度计设计 145__eol__4.3 小型函数信号发生器设计 152__eol__第5章 Quartus Prime软件应用 162__eol__5.1 Quartus Prime软件概述与设计__eol__流程 162__eol__5.2 设计输入 163__eol__5.2.1 工程项目建立 163__eol__5.2.2 设计文件建立 167__eol__5.3 项目编译 169__eol__5.4 设计仿真 170__eol__5.5 引脚分配 174__eol__5.6 编程下载 177__eol__第6章 Vivado软件应用 180__eol__6.1 Vivado软件概述 180__eol__6.2 基本设计流程 180__eol__6.2.1 工程建立 181__eol__6.2.2 设计输入 183__eol__6.2.3 设计仿真 189__eol__6.2.4 工程综合 195__eol__6.3 引脚分配与程序下载 195__eol__6.3.1 引脚分配 195__eol__6.3.2 程序下载 202__eol__6.4 存储器IP核的生成 205__eol__第7章 硬件描述语言 209__eol__7.1 VHDL语言的基本组成 209__eol__7.1.1 库 210__eol__7.1.2 程序包 211__eol__7.1.3 实体 212__eol__7.1.4 结构体 212__eol__7.1.5 配置 214__eol__7.2 VHDL语言的基本要素 214__eol__7.2.1 标识符 214__eol__7.2.2 数据对象 214__eol__7.2.3 VHDL语言运算符 215__eol__7.2.4 属性描述与定义 216__eol__7.3 VHDL语言基本描述语句 217__eol__7.3.1 顺序语句 217__eol__7.3.2 并行语句 219__eol__7.4 Verilog HDL语言的基本组成 222__eol__7.5 Verilog HDL语言的基本要素 225__eol__7.5.1 词法约定 225__eol__7.5.2 数据类型 226__eol__7.5.3 运算符 228__eol__7.6 Verilog HDL语言基本描述语句 230__eol__7.6.1 赋值语句 230__eol__7.6.2 结构说明语句 231__eol__7.6.3 块语句 233__eol__7.6.4 条件语句 233__eol__7.6.5 循环语句 234__eol__第8章 常用数字电路HDL设计 238__eol__8.1 组合逻辑电路的HDL描述 238__eol__8.1.1 编码器 238__eol__8.1.2 译码器 241__eol__8.1.3 数据选择器 245__eol__8.1.4 加法器 247__eol__8.1.5 数值比较器 247__eol__8.2 时序逻辑电路的HDL描述 249__eol__8.2.1 触发器 249__eol__8.2.2 计数器 252__eol__8.2.3 移位寄存器 255__eol__8.2.4 分频器 257__eol__8.3 有限状态机设计的HDL描述 261__eol__8.3.1 Mealy型有限状态机 261__eol__8.3.2 Moore型有限状态机 263__eol__第9章 数字系统EDA设计与实践 266__eol__9.1 循环冗余校验码的EDA设计 266__eol__9.2 通用异步收发器的EDA设计 282__eol__9.3 蓝牙通信的EDA设计 289__eol__9.4 VGA彩色信号显示控制的EDA__eol__ 设计 292__eol__9.5 多功能数字钟的EDA设计 296__eol__9.6 直接数字频率合成器的EDA__eol__ 设计 298__eol__9.7 等精度频率计的EDA设计 299__eol__附录A 核心板FPGA引脚分配 302__eol__A.1 STEP-MAX10-08SAM核心板__eol__ FPGA引脚分配 302__eol__A.2 Basys3开发板FPGA引脚分配 302__eol__A.3 EGO1开发板FPGA引脚分配 303__eol__参考文献 305 __eol____eol____eol____eol____eol__