Verilog HDL与CPLD/FPGA项目开发教程 第2版 / 全国高等职业教育规划教材
￥39.90定价
作者： 主编 聂章龙 张静
出版时间：2022-01-18
出版社：机械工业出版社
- 机械工业出版社
- 9787111520290
- 2-6
- 47319
- 64232746-4
- 平装
- 16开
- 2022-01-18
- 409
- 264
- 工学
- 计算机科学与技术
- TP312VH
- 电子信息工程技术
- 高职
内容简介
本书以Altera公司的MAXII系列EPM1270T144C5N为蓝本阐述了基于CPLD/FPGA的数字系统设计方法，重点放在工程实践能力和VerilogHDL硬件描述语言的编程开发能力方面，在教材的内容选取、编写和组织等方面都与传统的教材有着较大的区别，本书按照基于工作过程的以“项目”为载体的教学模式的思路进行编写，“项目”的选取以直观、生动、有趣、实用为原则，并遵循有易到难、有简单到综合的学习规律。共分4章，第1章主要介绍CPLD/FPGA系统开发的基础知识，第2章介绍VerilogHDL硬件描述语言编程基础，第3章是以12个单元项目为载体来介绍组合逻辑电路设计、时序逻辑电路设计和数字系统设计（如键盘、数码管、液晶、点阵屏、音乐、串行通信等外围接口的驱动）；第4章以电子时钟、交通信号灯2个综合项目为载体，介绍用VerilogHDL硬件描述语言进行综合项目开发的一般方法和流程，第5章以“多功能教室显控系统的设计”项目作为课程设计，介绍用VerilogHDL硬件描述语言进行一个完整的项目设计的方法，注重软件编程与硬件实现相结合，在项目开发实践过程中去理解和体会可综合、不可综合、并行设计的概念，从而在实践中锻炼编程、调试能力，培养良好的编程风格和创新能力。附录中给出了数字系统设计中的常见问题解析。本书可作为高等院校电子工程、计算机、微电子、自动控制等相关专业EDA课程的教材，也可作为EDA初学者或工程技术人员的参考资料。
目录
目 录
前言
第1章 CPLD/FPGA项目开发入门1
1.1 CPLD/FPGA开发系统概述1
1.1.1 PLD的发展历程及发展趋势1
1.1.2 CPLD/FPGA概述3
1.1.3 CPLD/FPGA的结构与原理4
1.2 CPLD/FPGA器件识别10
1.2.1 CPLD/FPGA产品概况10
1.2.2 MAX系列产品的基本功能及
编程方式14
1.3 CCIT CPLD/FPGA实验仪使用16
1.3.1 实验仪结构设计17
1.3.2 熟悉实验仪的元器件17
1.3.3 解析主控芯片EPM1270T144C518
1.3.4 了解实验仪的外围接口及其
引脚对应关系19
1.3.5 设计实验仪原理图21
1.3.6 USB-Blaster下载口21
1.4 Quartus II开发环境安装27
1.4.1 Quartus II 软件功能简介27
1.4.2 Quartus II软件安装28
1.4.3 USB-Blaster 下载电缆安装29
1.5 Quartus II软件开发环境的应用33
1.5.1 简单的三人表决器功能描述34
1.5.2 文本方式输入35
1.5.3 原理图方式输入43
1.6 技能实训47
第2章 Verilog HDL
（硬件描述语言）50
2.1 Verilog HDL基础知识50
2.1.1 Verilog HDL的基本结构50
2.1.2 Verilog HDL的数据类型54
2.1.3 Verilog HDL的运算符及表达式56
2.1.4 Verilog HDL的基本语句58
2.2 Verilog HDL实例设计64
2.2.1 闪烁灯设计65
2.2.2 流水灯设计68
2.3 技能实训72
2.3.1 闪烁灯实训设计72
2.3.2 流水灯实训设计74
第3章 基于CPLD/FPGA的单元
项目开发78
3.1 项目1 设计基本逻辑门电路78
3.2 项目2 设计译码器81
3.2.1 任务1 设计3-8译码器82
3.2.2 任务2 设计八段LED数码管
译码电路85
3.2.3 技能实训88
3.3 项目3 编码器和数据选择器
设计91
3.3.1 任务1 设计8-3优先编码器92
3.3.2 技能实训94
3.3.3 任务2 设计4-1数据选择器98
3.3.4 技能实训100
3.4 项目4 触发器设计102
3.4.1 任务1 触发器概述103
3.4.2 任务2 识别基本触发器103
3.4.3 任务3 识别触发器的逻辑
功能104
3.4.4 任务4 设计时钟触发器105
3.4.5 任务5 设计直接置位复位
触发器105
3.4.6 任务6 转换不同逻辑功能的
触发器106
3.4.7 技能实训107
3.5 项目5 全加器设计110
3.5.1 任务1 设计一位全加器110
3.5.2 任务2 设计串行进位加法器111
3.5.3 任务3 设计先行进位加法器112
3.5.4 任务4 设计加减法器115
3.5.5 技能实训116
3.6 项目6 计数器设计118
3.6.1 任务1 设计二进制计数器119
3.6.2 任务2 设计七进制计数器121
3.6.3 任务3 采用异步置数和同步
清零的方法设计七进制计数器121
3.6.4 技能实训123
*3.7 项目7 乘法器设计126
3.7.1 任务1 利用被乘数左移法设计
无符号乘法器127
3.7.2 任务2 利用部分积右移法设计
无符号乘法器130
3.7.3 任务3 设计带符号乘法器131
3.8 项目8 键盘LED发光二极管
应用设计132
3.8.1 任务1 键盘LED发光二极管
应用之一132
3.8.2 任务2 键盘LED发光二极管
应用之二137
3.8.3 任务3 键盘去抖动设计138
3.8.4 技能实训140
3.9 项目9 静态、动态LED发光
二极管显示143
3.9.1 任务1 静态数码管的显示
设计144
3.9.2 任务2 动态数码管的显示
设计147
3.9.3 技能实训150
3.10 项目10 点阵LED显示屏及
其汉字显示153
3.10.1 任务1 点阵LED显示屏
测试153
3.10.2 任务2 汉字显示157
3.10.3 技能实训160
3.11 项目11 蜂鸣器应用设计163
3.11.1 任务1 发出报警声164
3.11.2 任务2 设计简易数字电子琴166
3.11.3 任务3 设计“梁祝”音乐
片段168
3.11.4 技能实训171
3.12 项目12 LCD液晶显示系统
设计177
3.12.1 任务1 了解液晶显示的基础
知识178
3.12.2 任务2 液晶屏滚动显示
“www.ccit.js.cn”字符184
3.12.3 技能实训191
3.13 项目13 UART异步串行
通信设计197
3.13.1 任务1 串行通信基础知识198
3.13.2 任务2 串行发送模块设计201
3.13.3 任务3 串行接收模块设计205
3.13.4 课后思考208
第4章 基于CPLD/FPGA的综合项目
开发209
4.1 项目1 基于Verilog HDL的数字
时钟设计与实现209
4.1.1 任务1 任务提出及设计分析209
4.1.2 任务2 分频模块设计212
4.1.3 任务3 校时模块设计213
4.1.4 任务4 计时处理模块设计214
4.1.5 任务5 报时模块设计215
4.1.6 任务6 显示模块设计218
4.1.7 任务7 顶层模块设计220
4.1.8 任务8 下载调试运行221
4.1.9 技能实训222
4.2 项目2 基于Verilog HDL的交通
信号灯模拟控制设计228
4.2.1 任务1 任务提出及设计分析228
4.2.2 任务2 初始化模块设计231
4.2.3 任务3 分频模块设计231
4.2.4 任务4 控制A方向4盏灯亮灭
模块设计232
4.2.5 任务5 控制B方向4盏灯亮灭
模块设计233
4.2.6 任务6 A、B方向各种灯剩余
时间的显示模块设计234
4.2.7 任务7 顶层文件设计236
4.2.8 任务8 下载调试运行237
4.3 项目3 基于Verilog HDL的四路
数字式竞赛抢答器设计237
4.3.1 任务1 任务提出及设计分析238
4.3.2 任务2 信号锁存电路设计239
4.3.3 任务3 计分电路设计240
4.3.4 任务4 数码管显示电路设计243
4.3.5 任务5 顶层文件设计244
4.3.6 任务6 下载调试运行245
4.3.7 课后思考246
附录247
附录A Verilog HDL关键字247
附录B Quartus II支持的Verilog
HDL数据类型和语句247
附录C 基于Verilog HDL的
CPLD/FPGA设计常见
问题解析248
参考文献258
前言
第1章 CPLD/FPGA项目开发入门1
1.1 CPLD/FPGA开发系统概述1
1.1.1 PLD的发展历程及发展趋势1
1.1.2 CPLD/FPGA概述3
1.1.3 CPLD/FPGA的结构与原理4
1.2 CPLD/FPGA器件识别10
1.2.1 CPLD/FPGA产品概况10
1.2.2 MAX系列产品的基本功能及
编程方式14
1.3 CCIT CPLD/FPGA实验仪使用16
1.3.1 实验仪结构设计17
1.3.2 熟悉实验仪的元器件17
1.3.3 解析主控芯片EPM1270T144C518
1.3.4 了解实验仪的外围接口及其
引脚对应关系19
1.3.5 设计实验仪原理图21
1.3.6 USB-Blaster下载口21
1.4 Quartus II开发环境安装27
1.4.1 Quartus II 软件功能简介27
1.4.2 Quartus II软件安装28
1.4.3 USB-Blaster 下载电缆安装29
1.5 Quartus II软件开发环境的应用33
1.5.1 简单的三人表决器功能描述34
1.5.2 文本方式输入35
1.5.3 原理图方式输入43
1.6 技能实训47
第2章 Verilog HDL
（硬件描述语言）50
2.1 Verilog HDL基础知识50
2.1.1 Verilog HDL的基本结构50
2.1.2 Verilog HDL的数据类型54
2.1.3 Verilog HDL的运算符及表达式56
2.1.4 Verilog HDL的基本语句58
2.2 Verilog HDL实例设计64
2.2.1 闪烁灯设计65
2.2.2 流水灯设计68
2.3 技能实训72
2.3.1 闪烁灯实训设计72
2.3.2 流水灯实训设计74
第3章 基于CPLD/FPGA的单元
项目开发78
3.1 项目1 设计基本逻辑门电路78
3.2 项目2 设计译码器81
3.2.1 任务1 设计3-8译码器82
3.2.2 任务2 设计八段LED数码管
译码电路85
3.2.3 技能实训88
3.3 项目3 编码器和数据选择器
设计91
3.3.1 任务1 设计8-3优先编码器92
3.3.2 技能实训94
3.3.3 任务2 设计4-1数据选择器98
3.3.4 技能实训100
3.4 项目4 触发器设计102
3.4.1 任务1 触发器概述103
3.4.2 任务2 识别基本触发器103
3.4.3 任务3 识别触发器的逻辑
功能104
3.4.4 任务4 设计时钟触发器105
3.4.5 任务5 设计直接置位复位
触发器105
3.4.6 任务6 转换不同逻辑功能的
触发器106
3.4.7 技能实训107
3.5 项目5 全加器设计110
3.5.1 任务1 设计一位全加器110
3.5.2 任务2 设计串行进位加法器111
3.5.3 任务3 设计先行进位加法器112
3.5.4 任务4 设计加减法器115
3.5.5 技能实训116
3.6 项目6 计数器设计118
3.6.1 任务1 设计二进制计数器119
3.6.2 任务2 设计七进制计数器121
3.6.3 任务3 采用异步置数和同步
清零的方法设计七进制计数器121
3.6.4 技能实训123
*3.7 项目7 乘法器设计126
3.7.1 任务1 利用被乘数左移法设计
无符号乘法器127
3.7.2 任务2 利用部分积右移法设计
无符号乘法器130
3.7.3 任务3 设计带符号乘法器131
3.8 项目8 键盘LED发光二极管
应用设计132
3.8.1 任务1 键盘LED发光二极管
应用之一132
3.8.2 任务2 键盘LED发光二极管
应用之二137
3.8.3 任务3 键盘去抖动设计138
3.8.4 技能实训140
3.9 项目9 静态、动态LED发光
二极管显示143
3.9.1 任务1 静态数码管的显示
设计144
3.9.2 任务2 动态数码管的显示
设计147
3.9.3 技能实训150
3.10 项目10 点阵LED显示屏及
其汉字显示153
3.10.1 任务1 点阵LED显示屏
测试153
3.10.2 任务2 汉字显示157
3.10.3 技能实训160
3.11 项目11 蜂鸣器应用设计163
3.11.1 任务1 发出报警声164
3.11.2 任务2 设计简易数字电子琴166
3.11.3 任务3 设计“梁祝”音乐
片段168
3.11.4 技能实训171
3.12 项目12 LCD液晶显示系统
设计177
3.12.1 任务1 了解液晶显示的基础
知识178
3.12.2 任务2 液晶屏滚动显示
“www.ccit.js.cn”字符184
3.12.3 技能实训191
3.13 项目13 UART异步串行
通信设计197
3.13.1 任务1 串行通信基础知识198
3.13.2 任务2 串行发送模块设计201
3.13.3 任务3 串行接收模块设计205
3.13.4 课后思考208
第4章 基于CPLD/FPGA的综合项目
开发209
4.1 项目1 基于Verilog HDL的数字
时钟设计与实现209
4.1.1 任务1 任务提出及设计分析209
4.1.2 任务2 分频模块设计212
4.1.3 任务3 校时模块设计213
4.1.4 任务4 计时处理模块设计214
4.1.5 任务5 报时模块设计215
4.1.6 任务6 显示模块设计218
4.1.7 任务7 顶层模块设计220
4.1.8 任务8 下载调试运行221
4.1.9 技能实训222
4.2 项目2 基于Verilog HDL的交通
信号灯模拟控制设计228
4.2.1 任务1 任务提出及设计分析228
4.2.2 任务2 初始化模块设计231
4.2.3 任务3 分频模块设计231
4.2.4 任务4 控制A方向4盏灯亮灭
模块设计232
4.2.5 任务5 控制B方向4盏灯亮灭
模块设计233
4.2.6 任务6 A、B方向各种灯剩余
时间的显示模块设计234
4.2.7 任务7 顶层文件设计236
4.2.8 任务8 下载调试运行237
4.3 项目3 基于Verilog HDL的四路
数字式竞赛抢答器设计237
4.3.1 任务1 任务提出及设计分析238
4.3.2 任务2 信号锁存电路设计239
4.3.3 任务3 计分电路设计240
4.3.4 任务4 数码管显示电路设计243
4.3.5 任务5 顶层文件设计244
4.3.6 任务6 下载调试运行245
4.3.7 课后思考246
附录247
附录A Verilog HDL关键字247
附录B Quartus II支持的Verilog
HDL数据类型和语句247
附录C 基于Verilog HDL的
CPLD/FPGA设计常见
问题解析248
参考文献258
