__eol__第1章 计算机系统概述 1__eol__1.1 计算机的发展历程 1__eol__1.2 计算机系统的基本组成 4__eol__1.2.1 冯·诺依曼计算机的基本结构 4__eol__1.2.2 现代计算机的基本组成 5__eol__1.2.3 计算机的工作过程 7__eol__1.3 计算机系统的层次结构 9__eol__1.4 计算机系统的性能评价指标 11__eol__1.5 本章小结 14__eol__习题1 15__eol__第2章 数据的机器级表示与处理 16__eol__2.1 数制和编码 16__eol__2.1.1 进位计数制 16__eol__2.1.2 计算机中的编码 19__eol__2.1.3 无符号数和有符号数 21__eol__2.1.4 定点数与浮点数 22__eol__2.2 定点数的表示 23__eol__2.2.1 定点数的编码表示 23__eol__2.2.2 C语言中的整数 28__eol__2.3 浮点数的表示 28__eol__2.3.1 浮点数的基本概念 28__eol__2.3.2 IEEE 754标准 30__eol__2.3.3 C语言中的浮点数 31__eol__2.4 数据的存储 32__eol__2.5 定点数的基本运算 35__eol__2.5.1 定点数加/减法运算 35__eol__2.5.2 定点数乘/除法运算 37__eol__ ?*2.6 浮点数的基本运算 42__eol__2.6.1 浮点数加/减法运算 42__eol__2.6.2 浮点数乘/除法运算 46__eol__2.7 本章小结 47__eol__习题2 47__eol__第3章 层次结构存储系统 49__eol__3.1 存储器技术 49__eol__3.1.1 存储器概述 49__eol__3.1.2 存储器的层次结构 50__eol__3.1.3 存储器技术 53__eol__3.2 主存储器 54__eol__3.2.1 主存储器的结构和基本操作 54__eol__3.2.2 主存储器的组成与控制 57__eol__3.2.3 主存储器的读/写操作 63__eol__3.3 高速缓冲存储器（Cache） 64__eol__3.3.1 程序访问的局部性 64__eol__3.3.2 Cache的基本工作原理 66__eol__3.3.3 Cache地址映射 69__eol__3.3.4 Cache替换算法 76__eol__3.3.5 Cache设计考虑因素 77__eol__3.4 虚拟存储管理 79__eol__3.4.1 虚拟存储器 79__eol__3.4.2 存储管理 80__eol__3.5 IA-32系统地址转换 84__eol__3.5.1 逻辑地址向线性地址的转换 84__eol__3.5.2 线性地址向物理地址的转换 87__eol__3.6 本章小结 90__eol__习题3 90__eol__第4章 指令系统和程序的机器级表示 93__eol__4.1 机器指令 93__eol__4.1.1 机器指令与汇编指令的关系 93__eol__4.1.2 指令的一般格式 93__eol__4.2 寄存器组织 94__eol__4.2.1 通用寄存器 95__eol__4.2.2 专用寄存器 95__eol__4.2.3 段寄存器 97__eol__ ?*4.2.4 浮点寄存器栈和多媒体扩展寄存器组 97__eol__4.3 存储器组织 98__eol__4.3.1 存储模型 99__eol__4.3.2 工作方式 99__eol__4.3.3 逻辑地址 100__eol__4.4 数据类型及格式 103__eol__4.5 IA-32数据寻址方式 104__eol__4.5.1 立即数寻址 105__eol__4.5.2 寄存器寻址 105__eol__4.5.3 存储器寻址 106__eol__4.6 IA-32指令系统 109__eol__4.6.1 指令格式 109__eol__4.6.2 数据传送指令 110__eol__4.6.3 算术运算指令 114__eol__4.6.4 位操作指令 119__eol__4.6.5 控制转移指令 121__eol__4.7 程序的机器级表示 125__eol__4.7.1 过程调用的机器级表示 125__eol__ ?*4.7.2 选择结构的机器级表示 130__eol__ ?*4.7.3 循环结构的机器级表示 133__eol__4.8 本章小结 135__eol__习题4 136__eol__第5章 CPU结构和程序执行 139__eol__5.1 程序执行概述 139__eol__5.1.1 指令的执行过程 139__eol__5.1.2 指令周期 141__eol__5.2 CPU结构和工作原理 143__eol__5.2.1 CPU的功能 143__eol__5.2.2 CPU的主要寄存器 143__eol__5.2.3 CPU的结构和工作原理 144__eol__5.3 数据通路 146__eol__5.3.1 数据通路的基本结构 146__eol__5.3.2 单总线数据通路 148__eol__5.3.3 多总线数据通路 149__eol__5.4 指令流水线 151__eol__5.4.1 指令流水线的基本原理 151__eol__5.4.2 CISC指令集和RISC指令集 154__eol__5.4.3 流水线冒险及其解决方法 156__eol__ ?*5.4.4 流水线多发技术 160__eol__5.5 本章小结 162__eol__习题5 162__eol__第6章 异常和中断 165__eol__6.1 异常和中断概述 165__eol__6.1.1 异常和中断的基本概念 165__eol__6.1.2 异常和中断的分类 166__eol__6.1.3 异常和中断的作用 169__eol__6.2 异常和中断的响应 170__eol__6.3 IA-32的CPU中断管理 173__eol__6.3.1 中断向量表 173__eol__6.3.2 IA-32的中断描述符表 175__eol__ ?*6.4 8259A中断控制器 178__eol__6.4.1 8259A的功能 178__eol__6.4.2 8259A的内部结构 178__eol__6.4.3 中断源识别与中断优先级 180__eol__6.4.4 8259A的工作方式 183__eol__6.4.5 8259A的工作过程 186__eol__6.5 中断程序设计及响应过程举例 187__eol__6.5.1 中断程序设计 187__eol__6.5.2 中断响应过程举例 189__eol__6.6 本章小结 190__eol__习题6 191__eol__第7章 输入/输出系统 192__eol__7.1 输入/输出系统概述 192__eol__7.2 输入/输出硬件系统 193__eol__7.2.1 输入/输出接口功能 193__eol__7.2.2 输入/输出接口结构 195__eol__7.2.3 输入/输出设备的总线连接 197__eol__7.2.4 输入/输出接口的寻址方式 198__eol__7.3 输入/输出软件系统 201__eol__7.3.1 输入/输出软件系统任务与工作过程 202__eol__7.3.2 内核空间输入/输出软件 203__eol__7.3.3 用户空间输入/输出软件 206__eol__7.4 CPU与外设的数据交换方式 210__eol__7.4.1 程序查询方式 211__eol__7.4.2 程序中断方式 212__eol__7.4.3 DMA方式 214__eol__7.5 本章小结 220__eol__习题7 221__eol__附录A OllDbg反汇编工具 222__eol__主要参考文献 225