前辅文
 第一章 绪论
  1.1 引言
   1.1.1 什么是并行计算机
   1.1.2 为什么需要并行计算机
   1.1.3 如何学习并行计算机
  1.2 并行计算机发展背景
   1.2.1 应用需求
   1.2.2 技术进展
   1.2.3 结构趋势
  1.3 典型并行计算机系统简介
   1.3.1 SIMD阵列处理机
   1.3.2 向量处理机
   1.3.3 共享存储多处理机
   1.3.4 分布存储多计算机
   1.3.5 共享分布存储多处理机
  1.4 当代并行计算机体系结构
   1.4.1 并行计算机结构模型
   1.4.2 并行计算机访存模型
   1.4.3 并行计算机存储层次及其一致性问题
  *1.5 并行计算机的应用基础
   1.5.1 并行计算模型
   1.5.2 并行程序设计模型
   1.5.3 同步
   1.5.4 通信
   1.5.5 并行化技术与程序调试
  1.6 小结
   1.6.1 当今并行机体系结构研究的几个主要问题
   1.6.2 并行计算机中的若干新技术
  习题
  参考文献
 第二章 性能评测
  2.1 引言
   2.1.1 什么是并行机的基本性能
   2.1.2 为什么要研究并行机的性能评测
   2.1.3 如何评测并行机的性能
  2.2 机器级性能评测
   2.2.1 CPU和存储器的某些基本性能指标
   2.2.2 并行和通信开销
   2.2.3 并行机的可用性与友好性
   2.2.4 机器的成本､价格与性价比
  2.3 算法级性能评测
   2.3.1 加速比性能定律
   2.3.2 可扩放性评测标准
  2.4 程序级性能评测
   2.4.1 基准测试程序的分类
   2.4.2 基本基准测试程序
   2.4.3 并行基准测试程序
   2.4.4 商用基准测试程序
   2.4.5 SPEC测试程序
  2.5 如何提高高性能
   2.5.1 任务划分
   2.5.2 通信分析
   2.5.3 任务组合
   2.5.4 处理器映射
   2.5.5 任务的分配与调度
  2.6 小结
  习题
  参考文献
 第三章 互连网络
  3.1 引言
   3.1.1 系统互连
   3.1.2 网络部件
   3.1.3 网络的性能指标
  3.2 静态互连网络
   3.2.1 典型的互连网络
   3.2.2 静态互连网络综合比较
  3.3 动态互连网络
   3.3.1 多处理机总线
   3.3.2 交叉开关
   3.3.3 多级互连网络
   3.3.4 动态互连网络比较
  3.4 典型互连技术
   3.4.1 Myrinet
   3.4.2 HiPPI和超级HiPPI
   3.4.3 光纤通道和FDDI环
   3.4.4 以太网
   3.4.5 InfiniBand网络
   3.4.6 可扩展一致性接口SCI
  3.5 选路与死锁
   3.5.1 信包传输方式
   3.5.2 选路算法
   3.5.3 死锁避免
  *3.6 流量控制
   3.6.1 链路层流量控制
   3.6.2 端到端流量控制
  3.7 交换开关的设计
   3.7.1 端口
   3.7.2 内部数据路径
   3.7.3 通道缓冲区
   3.7.4 输出调度
  3.8 实例研究
  3.9 小结
  习题
  参考文献
 第四章 集中式共享存储并行处理系统
  4.1 引言
   4.1.1 共享存储并行处理系统
   4.1.2 集中式共享存储并行处理系统的特点
  4.2 高速缓存一致性和存储一致性模型
   4.2.1 高速缓存一致性问题
   4.2.2 高速缓存一致的存储系统
   4.2.3 存储一致性模型
  4.3 基于总线的侦听高速缓存一致性协议
   4.3.1 总线侦听实现高速缓存一致性
   4.3.2 侦听协议的类型
   4.3.3 三态写回无效(MSI)协议
   4.3.4 四态写回无效(MESI)协议
   4.3.5 四态写回更新协议(Dragon)
  4.4 基本高速缓存一致性协议的实现
   4.4.1 正确性要求
   4.4.2 基本实现
   4.4.3 多级高速缓存支持
  4.5 同步问题
   4.5.1 基本问题
   4.5.2 互斥操作
   4.5.3 点到点事件同步
   4.5.4 全局事件同步
  4.6 实例分析
   4.6.1 典型多核处理器——龙芯3号
   4.6.2 典型SMP系统——SGI Challenge
  4.7 小结
  习题
  参考文献
 第五章 分布式共享存储系统
  5.1 引言
   5.1.1 SMP的发展方向
   5.1.2 常见的共享存储系统
  5.2 基于CC-NUMA结构的分布式共享存储系统
   5.2.1 COMA与CC-NUMA
   5.2.2 CC-NUMA结构概述
   5.2.3 CC-NUMA涉及的概念
   5.2.4 CC-NUMA网络互连
   5.2.5 CC-NUMA操作系统优化
  5.3 可扩放的高速缓存一致性协议
   5.3.1 高速缓存一致性
   5.3.2 基于目录的高速缓存一致性协议
  5.4 放松的存储一致性模型
   5.4.1 目录协议中访存事件次序的实现
   5.4.2 弱存储一致性模型
   5.4.3 存储一致性模型的框架模型
   5.4.4 高速缓存一致性协议和存储一致性模型的关系
  5.5 分布式共享存储系统实例研究
   5.5.1 小规模多路互连CC-NUMA系统
   5.5.2 大规模多路互连CC-NUMA系统
   5.5.3 Kendall Square Research的KSR1(COMA结构)
  5.6 小结
  习题
  参考文献
 第六章 消息传递并行处理机系统
  6.1 机群系统介绍
   6.1.1 基本概念
   6.1.2 体系结构
  6.2 MPP系统介绍
   6.2.1 MPP特性
   6.2.2 MPP系统比较
  6.3 消息传递系统设计要点
   6.3.1 可用性
   6.3.2 单系统映像
   6.3.3 Solaris MC中的单系统映像
  6.4 作业管理
   6.4.1 研究动机
   6.4.2 作业管理系统
   6.4.3 已有的JMS软件包
   6.4.4 负载共享程序
  6.5 并行文件系统
   6.5.1 数据的物理分布
   6.5.2 缓存
   6.5.3 数据预取
   6.5.4 I/O接口
  6.6 实例分析
   6.6.1 Berkeley NOW
   6.6.2 IBM SP2系统
   6.6.3 MPP实例:Intel/Sandia ASCI Option Red
  6.7 小结
  习题
  参考文献
 第七章 异构并行处理系统
  7.1 引言
  7.2 GPU
   7.2.1 经典图形渲染管线及其并行处理架构
   7.2.2 图形渲染管线相关技术
   7.2.3 GPGPU
   7.2.4 经典GPU架构实例
   7.2.5 OpenCL
   7.2.6 CUDA简介
  7.3 FPGA
   7.3.1 FPGA基本结构
   7.3.2 FPGA如何实现可编程
   7.3.3 FPGA开发流程
   7.3.4 影响FPGA计算性能的几大因素
   7.3.5 FPGA算法设计常用方法
   7.3.6 软硬件任务分割
   7.3.7 FPGA做计算存储一体化的例子
  7.4 ASIC
   7.4.1 引言
   7.4.2 人工神经网络算法简介
   7.4.3 DianNao系列深度学习处理器
   7.4.4 深度学习处理器的优化
   7.4.5 深度学习处理器的编程方法
   7.4.6 构造异构并行的智能系统
  7.5 小结
  习题
  参考文献
 第八章 并行计算机新型应用——大数据一体机
  8.1 引言
   8.1.1 大数据一体机概述
   8.1.2 大数据一体机体系结构
   8.1.3 国内外现有的大数据一体机
  8.2 硬件
   8.2.1 大数据一体机CPU体系结构
   8.2.2 大数据一体机存储硬件
   8.2.3 大数据一体机数据库结构
  8.3 存储体系结构
   8.3.1 大数据一体机存储架构
   8.3.2 大数据一体机存储技术
  8.4 网络体系结构
   8.4.1 基于MPI并行编程模型的高效通信架构
   8.4.2 PCIe通道
  8.5 软件优化技术
   8.5.1 大数据计算优化
   8.5.2 大数据存储优化
  8.6 小结
  习题
  参考文献