目 录 第1章 数制与编码 （1） 1.1 概述 （1） 1.1.1 模拟电子技术和数字电子 技术 （1） 1.1.2 脉冲信号和数字信号 （1） 1.1.3 数字电路的特点 （2） 1.2 数制及其转换 （2） 1.3 编码 （5） 1.3.1 二?十进制编码 （5） 1.3.2 字符编码 （6） 本章小结 （7） 思考题和习题 （7） 第2章 逻辑代数和硬件描述语言 基础 （9） 2.1 逻辑代数基本概念 （9） 2.1.1 逻辑常量和逻辑变量 （9） 2.1.2 基本逻辑和复合逻辑 （9） 2.1.3 逻辑函数的表示方法 （13） 2.1.4 逻辑函数的相等 （15） 2.2 逻辑代数的运算法则 （16） 2.2.1 逻辑代数的基本公式 （16） 2.2.2 逻辑代数的基本定理 （16） 2.2.3 逻辑代数的常用公式 （17） 2.2.4 异或运算公式 （19） 2.3 逻辑函数的表达式 （19） 2.3.1 逻辑函数常用表达式 （19） 2.3.2 逻辑函数的标准表达式 （20） 2.4 逻辑函数的简化法 （22） 2.4.1 逻辑函数简化的意义 （22） 2.4.2 逻辑函数的公式简化法 （23） 2.4.3 逻辑函数的卡诺图 简化法 （24） 2.5 Verilog HDL基础 （28） 2.5.1 Verilog HDL设计模块的 基本结构 （29） 2.5.2 Verilog HDL的词法 （30） 2.5.3 Verilog HDL的语句 （36） 2.5.4 不同抽象级别的 Verilog HDL模型 （42） 本章小结 （43） 思考题和习题 （43） 第3章 门电路 （45） 3.1 概述 （45） 3.2 晶体二极管和三极管的 开关特性 （46） 3.2.1 晶体二极管的开关特性 （46） 3.2.2 晶体三极管的开关特性 （50） 3.3 分立元件门 （54） 3.3.1 二极管与门 （54） 3.3.2 二极管或门 （55） 3.3.3 三极管非门 （56） 3.3.4 复合逻辑门 （56） 3.3.5 正逻辑和负逻辑 （58） 3.4 TTL集成门 （58） 3.4.1 TTL集成与非门 （59） 3.4.2 TTL与非门的外部特性 （60） 3.4.3 TTL与非门的主要参数 （64） 3.4.4 TTL与非门的改进电路 （65） 3.4.5 TTL其他类型的集成 电路 （66） 3.4.6 TTL集成电路多余输入端 的处理 （68） 3.4.7 TTL电路的系列产品 （69） 3.5 其他类型的双极型集成 电路 （69） 3.5.1 ECL电路 （69） 3.5.2 I2L电路 （70） 3.6 MOS集成门 （70） 3.6.1 MOS管 （70） 3.6.2 MOS反相器 （72） 3.6.3 MOS门 （74） 3.6.4 CMOS门的外部特性 （77） 3.7 基于Verilog HDL的门电路 设计 （78） 3.7.1 用assign语句建模方法 实现门电路的描述 （79） 3.7.2 用门级元件例化建模方式 来描述门电路 （80） 本章小结 （81） 思考题和习题 （81） 第4章 组合逻辑电路 （85） 4.1 概述 （85） 4.1.1 组合逻辑电路的结构和 特点 （85） 4.1.2 组合逻辑电路的分析 方法 （85） 4.1.3 组合逻辑电路的设计 方法 （86） 4.2 若干常用的组合逻辑电路 （90） 4.2.1 算术运算电路 （90） 4.2.2 编码器 （92） 4.2.3 译码器 （94） 4.2.4 数据选择器 （98） 4.2.5 数值比较器 （100） 4.2.6 奇偶校验器 （102） 4.3 组合逻辑电路设计 （104） 4.3.1 采用中规模集成部件 实现组合逻辑电路 （104） 4.3.2 基于Verilog HDL的组合 逻辑电路的设计 （108） 4.4 组合逻辑电路的竞争-冒险 现象 （118） 本章小结 （120） 思考题和习题 （121） 第5章 触发器 （124） 5.1 概述 （124） 5.2 基本RS触发器 （124） 5.2.1 由与非门构成的基本 RS触发器 （125） 5.2.2 由或非门构成的基本 RS触发器 （127） 5.3 钟控触发器 （128） 5.4 集成触发器 （132） 5.4.1 主从JK触发器 （132） 5.4.2 边沿JK触发器 （134） 5.4.3 维持-阻塞结构集成 触发器 （135） 5.5 触发器之间的转换 （136） 5.6 基于Verilog HDL的触发器 设计 （138） 5.6.1 基本RS触发器的设计 （138） 5.6.2 D锁存器的设计 （139） 5.6.3 D触发器的设计 （140） 5.6.4 JK触发器的设计 （141） 本章小结 （142） 思考题和习题 （142） 第6章 时序逻辑电路 （145） 6.1 概述 （145） 6.2 寄存器和移位寄存器 （148） 6.2.1 寄存器 （148） 6.2.2 移位寄存器 （148） 6.2.3 集成移位寄存器 （150） 6.3 计数器 （152） 6.3.1 同步计数器的分析 （152） 6.3.2 异步计数器的分析 （155） 6.3.3 集成计数器 （159） 6.4 时序逻辑电路的设计 （162） 6.4.1 同步计数器的设计 （163） 6.4.2 异步计数器的设计 （166） 6.4.3 移存型计数器的设计 （169） 6.4.4 一般同步时序逻辑电路的 设计 （172） 6.5 基于Verilog HDL的时序 逻辑电路的设计 （174） 6.5.1 数码寄存器的设计 （174） 6.5.2 移位寄存器的设计 （176） 6.5.3 计数器的设计 （177） 6.5.4 顺序脉冲发生器的设计 （181） 6.5.5 序列信号发生器的设计 （182） 6.5.6 序列信号检测器的设计 （184） 本章小结 （184） 思考题和习题 （185） 第7章 脉冲单元电路 （188） 7.1 概述 （188） 7.1.1 脉冲单元电路的分类、 结构和波形参数 （188） 7.1.2 脉冲波形参数的分析 方法 （189） 7.1.3 555定时器 （189） 7.2 施密特触发器 （191） 7.2.1 用555定时器构成施密 特触发器 （191） 7.2.2 集成施密特触发器 （193） 7.3 单稳态触发器 （194） 7.3.1 用555定时器构成单稳态 触发器 （194） 7.3.2 集成单稳态触发器 （195） 7.4 多谐振荡器 （198） 7.4.1 用555定时器构成多谐 振荡器 （198） 7.