目录第1章 绪论 11.1 集成技术与可编程逻辑器件 11.1.1 可编程逻辑器件 11.1.2 CPLD和FPGA 21.2 电子系统设计与VHDL 31.2.1 传统系统的设计方法 31.2.2 VHDL与“自顶向下”的设计方法 41.3 EDA、VHDL及其应用 51.3.1 EDA 51.3.2 VHDL特点 61.3.3 VHDL设计流程及应用 7第2章 测试系统构成及控制模块主要功能 132.1 测试系统的基本组成 132.1.1 系统模型 132.1.2 系统基本组成 132.2 控制模块的实现形式 142.2.1 基于可编程逻辑器件的设计与实现 142.2.2 基于单片机的设计与实现 172.3 控制模块主要控制功能 192.3.1 ADC控制 192.3.2 存储器的控制 212.3.3 接口的控制 24习题 25第3章 控制模块设计方法 263.1 数字逻辑电路设计方法概述 263.1.1 通用逻辑器件设计方法 263.1.2 ASIC及可编程逻辑器件设计方法 293.2 控制模块的状态设计 333.2.1 状态图及其组成 333.2.2 控制模块状态图设计 343.3 系统功能模块划分与接口 373.3.1 模块划分原则 373.3.2 功能模块划分 383.3.3 常用接口与总线 38习题 42第4章 基于VHDL的控制模块设计流程 434.1 VHDL设计一般流程 434.1.1 VHDL实际流程 434.1.2 仿真软件 444.2 设计输入与功能仿真 454.2.1 指定设计项目名称 454.2.2 创建新的设计文件 454.2.3 VHDL程序设计 464.2.4 功能仿真 464.3 项目编译与时序仿真 494.3.1 编译过程 494.3.2 编译器组成及说明 494.3.3 编译相关参数选取与设置 504.3.4 编译文件 524.3.5 时序仿真 524.4 器件下载编程和配置 53习题 54第5章 VHDL基础 555.1 硬件描述语言概述 555.2 VHDL的数据对象 555.2.1 常量 565.2.2 变量 575.2.3 信号 585.3 VHDL的数据类型 595.3.1 标准的数据类型 605.3.2 标准逻辑位数据类型 625.3.3 用户自定义数据类型 635.4 VHDL的运算符 695.4.1 逻辑运算符 695.4.2 关系运算符 705.4.3 算术运算符 705.4.4 并置运算符 715.5 VHDL的程序结构 725.5.1 库及程序包 735.5.2 实体 745.5.3 结构体 755.5.4 配置 76习题 76第6章 VHDL语句 786.1 VHDL程序结构 786.1.1 VHDL的特点 786.1.2 VHDL程序结构 796.2 顺序语句 826.2.1 赋值语句 826.2.2 IF语句 836.2.3 CASE语句 856.2.4 LOOP语句 876.2.5 WAIT语句 896.3 并行语句 906.3.1 进程语句 916.3.2 块语句 926.3.3 并行赋值语句 946.3.4 元件例化语句 97习题 99第7章 基于VHDL的状态机设计 1017.1 状态机设计基础 1017.1.1 状态机的分类 1017.1.2 状态机的描述方法 1027.1.3 状态机的设计步骤 1027.2 NAND Flash块擦除模块状态机设计 103习题 107第8章 A/D控制模块的VHDL设计与实现 1088.1 A/D概述 1088.2 采样定理 1108.2.1 时域采样定理 1108.2.2 频域采样定理 1118.3 并行A/D 1118.3.1 典型并行A/D——AD7492概述 1118.3.2 并行A/D控制命令 1138.4 串行A/D 1168.4.1 典型的串行A/D—AD7274概述 1168.4.2 串行A/D控制命令 117习题 122第9章 存储器控制模块的VHDL设计与实现 1249.1 存储器分类及使用特点 1249.1.1 SRAM存储器 1249.1.2 FLASH存储器 1259.1.3 铁电存储器 1259.2 SRAM存储器及其控制 1259.2.1 SRAM基本结构 1259.2.2 SRAM基本操作与VHDL设计 1279.3 Flash存储器概述 1309.3.1 FLASH的基本结构 1309.3.2 NAND Flash访问方法 1329.4 FLASH存储器控制 1339.4.1 Flash擦除 1339.4.2 Flash无效块检测 1369.4.3 Flash页编程 1399.4.4 Flash读操作 142习题 146第10章 异步串行通信（UART）模块设计 14710.1 UART协议简介 14710.1.1 UART接口标准 14710.1.2 UART通信协议 14810.2 UART协议控制器FPGA实现 14810.2.1 UART接口实现原理与方案 14910.2.2 波特率时钟生成模块设计 15010.2.3 数据接收/发送逻辑模块设计 15010.2.4 数据奇偶校验模块设计 15610.2.5 串并转换模块设计 15710.2.6 数据接收/发送FIFO模块设计 15810.3 测试仿真与设计调试注意事项 15910.3.1 测试仿真 15910.3.2 设计调试注意事项 160习题 161第11章 数字电路开发常用设计方法 16211.1 毛刺现象及消除方法 16211.2 几种逻辑器件及信号置位清除方法 16311.2.1 触发器及锁存器 16311.2.2 信号置位清除方法 16511.3 数字电路中的同步设计 16511.4 数字电路时延电路产生及用法 16711.5 数字电路中的时钟设计 16711.5.1 全局时钟 16811.5.2 门控制时钟 16811.5.3 多级逻辑时钟 16811.5.4 行波时钟 16811.5.5 多时钟系统 169习题 171参考文献 172