目录__eol__第1章数字系统设计方法__eol__11绪言__eol__111数字系统的基本概念__eol__112数字系统的基本模型__eol__113数字系统的基本结构__eol__12数字系统设计的一般步骤__eol__121引例__eol__122数字系统设计的基本步骤__eol__123层次化设计__eol__13数字系统设计方法__eol__131自上而下的设计方法__eol__132自下而上的设计方法__eol__133基于关键部件的设计方法__eol__134信息流驱动的设计方法__eol__14数字系统的描述方法之一__eol__算法流程图__eol__141算法流程图的符号与规则__eol__142设计举例__eol__习题1__eol__第2章数字系统的算法设计和硬件__eol__实现__eol__21算法设计__eol__211算法设计综述__eol__212跟踪法__eol__213归纳法__eol__214划分法__eol__215解析法__eol__216综合法__eol__22算法结构__eol__221顺序算法结构__eol__222并行算法结构__eol__223流水线算法结构__eol__23数据处理单元的设计__eol__231系统硬件实现概述__eol__232器件选择__eol__233数据处理单元设计步骤__eol__234数据处理单元设计实例__eol__24控制单元的设计__eol__241系统控制方式__eol__242控制器的基本结构和系统同步__eol__243算法状态机图（ASM图）__eol__244控制器的硬件逻辑设计方法__eol__习题2__eol__第3章硬件描述语言VHDL和__eol__Verilog HDL__eol__31概述__eol__32VHDL及其应用__eol__321VHDL基本结构__eol__322数据对象、类型及运算符__eol__323顺序语句__eol__324并行语句__eol__325子程序__eol__326程序包与设计库__eol__327元件配置__eol__328VHDL描述实例__eol__33Verilog HDL及其应用__eol__331Verilog HDL基本结构__eol__332数据类型、运算符与表达式__eol__333行为描述语句__eol__334并行语句__eol__335结构描述语句__eol__336任务与函数__eol__337编译预处理__eol__338Verilog HDL描述实例__eol__习题3__eol__第4章可编程逻辑器件基础__eol__41PLD概述__eol__42简单ＰＬD原理__eol__421ＰＬD的基本组成__eol__422ＰＬD的编程__eol__423阵列结构__eol__424ＰＬD中阵列的表示方法__eol__43SＰＬD组成__eol__431可编程只读存储器（PRＯＭ）__eol__432可编程逻辑阵列（ＰＬＡ）__eol__433可编程阵列逻辑（ＰＡＬ）__eol__434通用阵列逻辑（ＧＡＬ）__eol__习题4__eol__第5章高密度ＰＬＤ及其应用__eol__51ＨＤＰＬＤ分类__eol__52经典的ＨＤＰＬＤ组成__eol__521阵列扩展型CＰＬＤ__eol__522现场可编程门阵列(ＦＰＧＡ)__eol__523延时确定型FPGA__eol__524多路开关型ＦＰＧＡ__eol__53ＨＤＰＬＤ编程技术__eol__531在系统可编程技术__eol__532在电路配置(重构)技术__eol__533反熔丝（Ａntifuse)编程技术__eol__534扩展的在系统可编程技术__eol__54先进的HDPLD__eol__541Intel MAX II基于逻辑单元__eol__的CPLD__eol__542Intel Cyclone III系统级FPGA__eol__543Xilinx Spartan3 FPGA__eol__544Xilinx 7系列FPGA__eol__5457系列FPGA的典型应用__eol__习题5__eol__第6章PLD设计平台__eol__61概述__eol__62可视化前端设计环境Robei__eol__621Robei的软件界面__eol__622Robei设计要素__eol__623仿真验证__eol__624设计实例__eol__63Intel（Altera）设计环境__eol__Quartus Prime__eol__631Quartus Prime设计流程__eol__632设计输入__eol__633编译__eol__634仿真验证__eol__635时序分析__eol__636可视化工具__eol__637器件编程__eol__64Xilinx设计环境Vivado__eol__641用Vivado进行设计的一般过程__eol__642IP封装__eol__643基于原理图设计__eol__644基于Verilog HDL的设计__eol__645仿真验证__eol__646引脚分配__eol__647综合及实现__eol__648器件编程__eol__第7章可编程片上系统(SoPC)__eol__71概述__eol__72基于MicroBlaze软核的嵌入式__eol__系统__eol__721Xilinx的SoPC技术__eol__722MicroBlaze处理器结构__eol__723MicroBlaze信号接口__eol__724MicroBlaze软硬件设计流程__eol__73基于Nios Ⅱ软核的SoPC__eol__731Intel的SoPC技术__eol__732Nios Ⅱ处理器__eol__733Avalon总线架构__eol__734Nios Ⅱ软硬件开发流程__eol__74Xilinx全可编程SoC__eol__741Zynq7000 SoC的组成__eol__742处理器系统（PS）__eol__743可编程逻辑（PL）__eol__744系统级功能__eol__745设计流程__eol__746其他SoPC及软件开发平台__eol__75设计举例__eol__751设计要求__eol__752运行Quartus Prime并新建__eol__设计工程__eol__753创建一个新的Platform Designer__eol__系统__eol__754在Platform Designer中定义__eol__Nios Ⅱ系统__eol__755在Platform Designer中生成__eol__Nios Ⅱ系统__eol__756将Nios Ⅱ系统集成到Quartus __eol__Prime 工程中__eol__757用Nios Ⅱ SBT for Eclipse__eol__开发软件__eol__习题7__eol__第8章实验选题与设计实例__eol__81高速并行乘法器__eol__811算法设计和结构选择__eol__812设计输入__eol__813逻辑仿真__eol__82十字路口交通管理器__eol__821交通管理器的功能__eol__822系统算法设计__eol__823设计输入__eol__824逻辑仿真__eol__83九九乘法表__eol__831系统功能和技术指标__eol__832算法设计__eol__833数据处理单元的实现__eol__834设计输入__eol__835系统的功能仿真__eol__84先进先出堆栈（FＩFＯ）__eol__841FＩFＯ的功能__eol__842算法设计和逻辑框图__eol__843数据处理单元和控制器的设计__eol__844设计输入__eol__845用Verilog HDL进行设计__eol__846仿真验证__eol__85UART接口__eol__851UART组成与帧格式__eol__852顶层模块的描述__eol__853发送模块设计__eol__854接收模块设计__eol__855仿真验证__eol__86SPI总线接口__eol__861SPI总线通信原理__eol__862SPI总线接口设计__eol__863关键代码分析__eol__864仿真验证__eol__87I2C总线接口__eol__871I2C总线通信原理__eol__872I2C主机接口设计要点__eol__873I2C总线接口设计与仿真__eol__88FＩR有限冲激响应滤波器__eol__881FIR结构简介__eol__882设计方案和算法结构__eol__883模块组成__eol__884FIR滤波器的扩展应用__eol__885设计输入__eol__886设计验证__eol__8